検証IP・デザインIP・サービス
560種類の全自社製
安価/高速/高精度な
検証IP/設計IPと
RISC-V検証サービス
RTL・CDC検証
ASIC及びFPGA設計向けRTL,CDC,チェック
及びデバック統合環境
SW/HWインターフェースの設計･検証支援
”ゴールデン”仕様から
レジスタの設計/検証を
一元化
ログデータ解析
テキストベースのログを
可視化
デバッグ期間を
大幅短縮
高効率、高品質な半導体IP
CPU、GPUに次ぐ第三のプロセッサ、DFP(データフロープロセッサ)IPと機能安全対応 RISC-V 汎用CPU
電磁界設計プラットフォーム
高周波半導体設計のプロセスを根本的に簡素化
コード解析・コード変換・並列化
マルチコア、GPU、DSP、ベクタープロセッサ向けのソフトウェアを自動で並列化
PSS (Portable Test and Stimulus)対応テストの自動生成
UVMを、サブブロック、SoCおよびエミュレータ等で再利用するためのテスト自動生成ソリューション
ネクストリームニュース
ネクストリームの日常と、皆様のお役に立てる？情報をいち早くお届け
AgnisysのIDS-Next Gen (IDS-NG™）を用いた仕様の自動化ソリューションと、SLIP-Gを用いたカスタマイズ可能なデザインIPの自動生成
仕様の自動化における課題として、以下のような項目が挙げられま[…]
Read moreemmtrix
ソフトウェアを自動で並列化
高性能な組込みマルチコア・システムをターゲットとしたソフトウェア開発を効率的に行うための、ソリューションプロバイダーです。
マルチコア・プロセッサ、ベクトル・プロセッサ、アクセラレータ（GPU、DSPなど）、あるいはこれらのヘテロジニアスな組み合わせのシステムをサポートしています。
SmartDV
検証IP関連ソリューション
ベンダのシミュレータやエミュレータに非依存な、広範囲・安価・高速・高精度な検証IP/設計IP/デザインIP 560種類を全て自社で開発しています。
プロトコルデバッガ機能もあり、効率的な検証を提供しています。
またRISC-V向け検証IPおよびデザインに対する検証サービスも開始しました。
・シミュレータ向け検証IP
・SimXL：合成可能な検証IP
・ポストシリコン検証IP
・アサーション向けVIP
・デザインIP
・検証サービス
・デザインサービス
NSITEXE
高効率、高品質な半導体IP
NSITEXEは、2017年に株式会社デンソーからスピンオフして設立した先進的なプロセッサを開発するIPベンダです。
■DFP(Data Flow Processor) DR1000C
機能安全ISO 26262 ASIL D Ready認証RISC-V Vector Extension搭載プロセッサ
■機能安全対応 RISC-V 汎用CPU「NS31A」
RISC-V 32bit General Purpose Tiny Core
ISO26262:2018 ASIL D compliant SEooC IP
パートナー企業と連携したRISC-Vソリューション
BluePearl
リント/CDC関連ソリューション
コストパフォーマンスの高いRTL,CDCチェックおよびグラフィカルなデバッグ環境を提供しています。
検証機関を大幅に短縮可能です。
・HDL Creator：書きながらコーディングチェック
・Analyzer RTL：リントチェックとデバッグ
・Advanced Clock Environment：クロック系統の自動解析
・Clock Domain Crossing：クロックドメインの解析
・SDC Generator：業界標準SDCの自動生成
・Management Dashboard：進捗状況およびError，Warning，Waiver等のリアルタイム管理
・FPGAフローとの統合：FPGAのライブラリからプロジェクトを直接インポート、UltraFastルール対応
Lorentz
電磁界設計プラットフォーム
高速で完全に自動化されたIC設計環境を提供する、PeakView™電磁界設計プラットフォームは、本最先端ソフトウェア・スイートと Method-of-Moments ベースの全波電磁界ソルバーをコアとすることで、高周波半導体設計のプロセスを根本的に簡素化できます。
設計とサインオフの両方に適しており、PeakViewを用いることで従来のように複数ののツールを使用する必要がありません。
Agnisys
SW/HWインターフェースの設計･検証支援
AgnisysではWord、エクセル、IP-XACT、SystemRDL等で記載されたレジスタ情報から、合成可能なレジスタ回路、System Verilog、UVMモデル、Cヘッダファイル、ドキュメント等を自動生成するツールIDesignSpec、およびUVMのシーケンス自動生成ツールISequenseSpecを提供しています。
learn moreVtool
ログデータ解析
膨大なログデータの解析をエクセルだけで行うことは非常に大変です。
Vtool社が提供しているCogitaを使用することでマクロを組むことなく、数ギガバイトものログデータをグラフィカルに解析することができます。
・Cogita：UVM，エミュレータ，Cソース等から出力されたテキストベースのログをグラフ可視化することでデバッグ期間を大幅短縮
Breker
PSS (Portable Test and Stimulus)対応テストの自動生成
Breker社では、PSS上に構築されたクラス・ライブラリとユーティリティから構成されるSystemUVM、
GUIベースの各種ツール、TrekAppと呼ばれるテスト・スイートを提供することで、PSS向け統合ソリューションを実現しました。
特長：
・既存のテストからマルチスレッド化されたテストシナリオの自動生成
・UVM環境向けスコアボード、カバレッジモデルの合成
・簡略化されたテスト向けトップダウン且つ抽象的なランダム制約
ACCESS
あざみ野駅改札口から徒歩3分です。
あざみ野駅バスロータリーから信号を渡って商店街をまっすぐ進み、
ファミリーマートの角を左に曲ると左手に見える角のビルになります。
お近くへ来られる機会がございましたら、是非お立ち寄りください。
Welcome to contact！
Address:
〒225-0011
神奈川県横浜市青葉区
あざみ野2-9-22
あざみ野ゆうビル305
Phone:
Fax:
mail:
+81 90-9292-3642：営業部
045-512-1734
