デザインと検証コードの徹底的なチェック
Verissimo SystemVerilog Linterは、コーディング・ガイドラインと検証メソドロジーに準拠したリント・チェッカです。
- 設計および検証コードの品質と信頼性向上
- 不正確な機能やパフォーマンスの問題の低減
- UVMコンプライアンスを含むコーディング・ガイドラインの・チェックを自動化
- コードのメンテナンスを簡略化
- デッドコードとコピー＆ペーストコードの識別
- 言語と方法論の学習を加速
- 最適なコーディングの実践確認
- バグ修正の加速
SystemVerilogは強力なコンストラクトと高度なプログラミングの柔軟性を提供します。その機能は今日の複雑な設計と検証の要求を満たすものですが、同時に同じ機能を複数の方法で実装できるため、シミュレーション性能に影響を与えたり、予期せぬ動作につながるといった、コード開発における新たな課題をもたらします。
SystemVerilogコンパイラは、ソースコードがIEEE 1800標準のルールに従っているかどうかを、言語固有の構文エラーとセマンティック・エラーに関してのみチェックするため、コンパイル・エラーがないからといって、コードの信頼性やメンテナンス性を示すものではありません。また、最適なコーディング方法であるかどうか、UVMのような推奨メソドロジに準拠していることを保証するものでもありません。
Verissimo SystemVerilog Linter は特定のグループや企業のコーディング・ガイドラインに準拠しているかどうかを確認することで、コード開発の一貫性と最適なコーディングを保証します。
特長的な機能
- SystemVerilogおよびUVMのチェックに対応した包括的なライブラリを同梱
- 非標準的な構文、問題のあるデルタ・サイクルの使用、禁止されているシステム・コールなど、疑わしいコードのチェック機能
- 例えば、オーバーライドされた非仮想メソッドなど、SystemVerilogコンパイラでは検出されないセマンティックな問題のチェック
- 無駄なコピーを避けるための、参照渡しのようなパフォーマンス上の問題チェック
- デッドコード、つまり読み書きをしない変数や呼び出されない関数など、未使用のコード要素のチェック
- コピー＆ペーストコードの重複のチェック
- 宣言の順序や命名規則の混乱など、不適切なスタイルのチェック
- 不適切なオブジェクトの作成、呼び出し漏れ、避けるべき構成要素など、検証手法の違反チェック
- カスタマイズ可能なチェック・パラメータ
- 新しいカスタム・チェックを作成するためのAPI
- 利用可能な組み込みチェックから選択して、カスタム・ルール・セットを作成し、実行する機能
- チェックの重要度を指定する機能
- 例外や無関係な失敗をフィルタリングするためのWaiver機能
- 高度な検索およびフィルタリング機能、ブックマーク、モニタリング機能を備えたHTMLレポート
- バッチまたはGUIモード実行のサポート
- DVT IDEとの統合（EclipseまたはVS CodeのGUIモード）
- 違反を自動的に修正する機能
Verissimoを選ぶ6つの理由
- 設計および検証コードの品質と信頼性の向上
- 誤った機能やパフォーマンスの問題阻止
- 最適なコーディングの実践
- ソースコードの保守コストの削減
- チームまたは企業レベルでのソースコード開発の一貫性確保
- グループまたは企業固有のルール作成、カスタマイズの実装