2023年時点で700種を超える品種を提供しています。
Verification IP’s
ASIC / SoC設計検証における豊富な経験と、高レベル検証言語（HVL）の機能を活用して、検証IPを開発しています。当社の検証IPは、HVLに基づく標準インターフェース用の環境構築が可能で再利用可能な検証ソリューションです。現在、SystemVerilog、Vera、SystemC、Specman E、Verilogをサポートしており、すべてのVIPは、SystemVerilog VMM、RVM、AVM、OVM、UVM、Verilog、SystemC、VERA、Specman E 言語に対応しています。
また、すべての検証IPには、高度なコマンド、構成、ステータスレポートインターフェイスが付属しているため、使用とデバッグを簡単に行うことができます。検証IPの記述にはSmartDV独自のコンパイラを使用しているため、検証IPを開発する時間は非常に効率的で高速です。以下に記載されていない検証IPが必要な場合は、お知らせください。
MIPI VERIFICATION IP’ S
NETWORKING AND SOC VERIFICATION IP’S
AUTOMOTIVE AND SERIAL BUS VERIFICATION IP’S
STORAGE AND VIDEO VERIFICATION IP’S
Memory Model’s
| DDR Memory Model DDR2 Memory Model DDR3 3DS Memory Model DDR3 Memory Model | DDR3L Memory Model DDR4 3DS Memory Model DDR4 Memory Model DDR5 Memory Model |
LOW POWER MEMORY MODELS
| LPDDR Memory Model LPDDR2 Memory Model LPDDR3 Memory Model | LPDDR4 Memory Model LPDDR5 Memory Model LPDDR5X Memory Model LPSDR Memory Model |
GRAPHICS MEMORY MODELS
FLASH MEMORY MODELS
HIGH BANDWIDTH MEMORY MODELS
SDRAM MEMORY MODELS
| EDORAM Memory Model FCRAM Memory Model HMC Memory Model RLDRAM Memory Model | RLDRAM2 Memory Model RLDRAM3 Memory Model SDRAM Memory Model WIDE IO Memory Model WIDE IO2 Memory Model |
SRAM MEMORY MODELS
NON VOLATILE MEMORY MODELS
DIMM MEMORY MODELS
| DDR3 DIMM Memory Model DDR4 DIMM Memory Model DDR4 3DS DIMM Memory Model | DDR5 DIMM Memory Model DDR4DB Memory Model DDR4 RCD Memory Model NVDIMM P Memory Model |
MISC MEMORY MODELS
DFI VERIFICATION IP’S
SimXL – Emulation Models
合成可能な検証IP
Veloce / Palladium / Zebuおよび任意のカスタムFPGAプラットフォームで実行可能な高レベル検証言語（HVL）およびエミュレーターの機能を活用して、合成可能なトランザクション（エミュレーターモデル）を開発します。当社の合成可能なトランザクション（エミュレータモデル）は、HVLに基づく標準インターフェース用の構成可能で再利用可能なプラグアンドプレイ検証ソリューションです。現在、Synthesizable Transactors（Emulator Models）を制御するためのUVM / OVM / SystemVerilog / SystemC / Cインターフェイスを備えたVerilog for Synthesizable Transactorsをサポートしています。すべての合成可能なトランザクション（エミュレータモデル）は、優れたパフォーマンスを持つVIPと同じ機能を持つように開発されています
すべての合成可能なトランザクション（エミュレータモデル）には、高度なコマンド、構成、ステータスレポートインターフェイスが付属しています。これは、使用とデバッグが非常に簡単です。合成可能なトランザクション（エミュレータモデル）の記述には多くの自動化を使用しているため、合成可能なトランザクション（エミュレータモデル）を開発する時間は非常に効率的で高速です。以下に記載されていない合成可能なトランザクション（エミュレータモデル）が必要な場合は、お知らせください。
MIPI SYNTHESIZABLE TRANSACTORS
NETWORKING AND SOC SYNTHESIZABLE TRANSACTORS
AUTOMOTIVE AND SERIAL BUS SYNTHESIZABLE TRANSACTORS
STORAGE AND VIDEO SYNTHESIZABLE TRANSACTORS
DDR SDRAM MEMORY SYNTHESIZABLE TRANSACTORS
| DDR Transactor DDR2 Transactor DDR3 3DS Transactor DDR3 Transactor | DDR3L Transactor DDR4 3DS Transactor DDR4 Transactor DDR5 Transactor |
LOW POWER MEMORY SYNTHESIZABLE TRANSACTORS
| LPDDR Transactor LPDDR2 Transactor LPDDR3 Transactor | LPDDR4 Transactor LPDDR5 Transactor LPDDR5X Transactor LPSDR Transactor |
GRAPHICS MEMORY SYNTHESIZABLE TRANSACTORS
| GDDR2 Transactor GDDR3 Transactor GDDR3L Transactor | GDDR4 Transactor GDDR5 Transactor GDDR5X Transactor GDDR6 Transactor |
FLASH MEMORY SYNTHESIZABLE TRANSACTORS
| eMMC Transactor Open Nand Flash Interface (ONFI) Transactor NAND Flash Transactor | Parallel NOR Flash Transactor Serial NOR Flash Transactor SLC NAND Transactor |
HIGH BANDWIDTH MEMORY SYNTHESIZABLE TRANSACTORS
SDRAM MEMORY SYNTHESIZABLE TRANSACTORS
| FCRAM Transactor HMC Transactor RLDRAM Transactor RLDRAM2 Transactor | RLDRAM3 Transactor SDRAM Transactor WIDE IO Transactor WIDE IO2 Transactor |
SRAM MEMORY SYNTHESIZABLE TRANSACTORS
NON VOLATILE MEMORY SYNTHESIZABLE TRANSACTORS
DIMM MEMORY SYNTHESIZABLE TRANSACTORS
MISC MEMORY SYNTHESIZABLE TRANSACTORS
DFI SYNTHESIZABLE TRANSACTORS
Formal Verification IP’s (Assertion IP)
フォーマル検証IP（アサーションIP）
SmartDVでは同社の豊富な検証技術をもとに、ASIC/SoC向けフォーマル検証IP(アサーションIP)を開発しています。当社のフォーマル検証IP（アサーションIP）は、コンフィグレーションを変更できる、再利用可能なプラグアンドプレイ対応のモデルです。現在、System Verilogによるフォーマル検証IP（アサーションIP）をサポートしています。
またカバレッジ・レポート・インターフェースを備えており、非常に使いやすく、デバッグも容易です。フォーマル検証IP（アサーションIP）は自動生成されているため、お客様のご要望に応じたカスタマイズ品の短期開発が可能です。
DDR SDRAM MEMORY ASSERTION IP’S
LOW POWER MEMORY ASSERTION IP’S
GRAPHICS MEMORY ASSERTION IP’S
HIGH BANDWIDTH MEMORY ASSERTION IP’S
SDRAM MEMORY ASSERTION IP’S
DFI ASSERTION IP’S
| DDR DFI AIP DDR2 DFI AIP DDR3 DFI AIP DDR4 DFI AIP DDR5 DFI AIP LPDDR DFI AIP | LPDDR2 DFI AIP LPDDR3 DFI AIP LPDDR4 DFI AIP LPDDR5 DFI AIP HBM DFI AIP HBM2E DFI AIP GDDR6 DFI AIP |
SERIAL ASSERTION IP’S
Post Silicon Validation IP’s
ポストシリコン検証IP
ASIC/SoC設計における豊富な経験とVerilogやVHDL等の言語に対する能力を活かし、ポストシリコン検証IP（PSVIP）を開発しています。当社のPSVIPは、コンフィグレーションを変更できる、再利用可能なプラグアンドプレイ対応のモデルです。PSVIPはエラー注入およびステータス・レポートのためのインタフェースを備えています。当社のPSVIPはすべて、当社の実績のある検証IPを用いて検証されています。また、FPGA上でテストされています。PSVIPは自動生成されています。以下に記載されていないPSVIPが必要な場合はご連絡ください。新規PSVIPを短期間で開発可能です。
Design IP’s
デザインIP
ASIC/SoC設計における豊富な経験とVerilogとVHDL等の言語に対する能力を活かし、デザインIPを開発しています。当社のデザインIPは、コンフィグレーションを変更できる、再利用可能なプラグアンドプレイ対応のモデルです。またステータス・レポートのためのインタフェースを備えています。当社のデザインIPはすべて、当社のお客様が複数のASICをテープアウトする際に使用された検証IPを用いて検証されています。またFPGA上でテスト済みです。デザインIPは自動生成されています。以下に記載されていないデザインIPが必要な場合はご連絡ください。新規デザインIPであっても短期間で開発可能です。
注：当社のデザインIPは、ASICやFPGAで実績があります。
DDR CONTROLLER DESIGN IPS
ETHERNET DESIGN IPS
SERIAL BUS DESIGN IPS
AUDIO VIDEO DESIGN IPS
MIPI DESIGN IP’S
BRIDGE DESIGN IPS
DMA CONTROLLER DESIGN IPS
| DMA Controller with AHB IIP DMA Controller with AXI IIP | DMA Controller with OCP IIP DMA Controller with TileLink IIP |
FLASH CONTROLLER DESIGN IPS
| Serial Flash Controller IIP XSPI Controller IIP OCTAL SPI Master IIP QUAD SPI MASTER IIP | SDIO Host Controller IIP SDIO Device Controller IIP eMMC Host Controller IIP eMMC Device Controller IIP |
HIGH SPEED DESIGN IPS