〒225-0011 神奈川県横浜市青葉区あざみ野2-9-22 あざみ野ゆうビル305

東芝情報システム株式会社がBlue Pearl Software社のVisual Verification Suiteを採用し、FPGA・ASICの品質の向上と開発期間の短縮を実現

 

カリフォルニア州サンタクララ発-2020年9月30日-Blue Pearl Software社は、情報サービスの先進企業である東芝情報システム社が、FPGAおよびASIC開発の生産性と品質を向上させるために、Blue Pearl Visual Verification™ Suiteを採用したことを発表しました。

東芝情報システム社の部長 宮澤伸二 氏のコメント:

「東芝情報システムは、新技術を駆使し、豊富な経験と技術的知識を結集して、FPGAとASICの両方を活用した独自のソリューションを開発しています。 今回、Visual Verification Suiteを追加することで、設計手法を強化することができました。」

Visual Verification Suite(VVS)を使用すると、設計者はコーディングしながら検証することができます。 VVSは、HDL Creator™スマート・エディタ、Analyze™ RTL高度なリント機能、統合デバッグ環境、強化されたクロック・ドメイン・クロッシング(CDC)解析、自動化されたSDC生成機能を提供します。また、マネージメント・ダッシュボードも統合されており、進捗状況を追跡し、デザイン・レビューのためにサインオフの統計情報を提供します。 VVSはFPGAおよびASICベンダーから提供される検証機能を補完し、拡張するために設計されています。 今回の契約により、東芝情報システム社は日本とベトナムでRTL解析機能を活用し、設計プロセスの効率化を図っていきます。

Blue Pearlのアジア営業担当VP 鈴木富美子のコメント:

「東芝情報システム社の設計生産性の目標達成を支援するために、東芝情報システム社と提携できることを嬉しく思います。東芝情報システム社は、情報技術の変化の加速に伴う課題に取り組んでおり、Blue Pearlは、開発プロセスの早い段階で構造的なエラーや、コーディング・スタイルのエラーを検出することで、FPGAやASICの開発プロセスを加速します。」

Blue Pearl Softwareについて:

Blue Pearl Software Inc.は、ASIC、FPGA、IP RTL検証用のDO-254互換設計自動化ソフトウェアの先端企業です。当社の顧客は、軍事、航空宇宙、半導体、医療、通信、安全性を重視する設計会社のRTL管理者や設計者です。 Visual Verification™ Suiteは、高度に統合されたRTLの構造解析およびリンティング、制約生成、およびクロック・ドメイン・クロッシング解析により、ブロックおよびプロジェクト・レベルの検証を加速します。当社製品の使い易さは業界でも比類のないものであり、設計期間の短縮と、信頼性の高いデザイン実現します。 Visual Verification Suiteは、アメリカ合衆国にて開発、テストされています。 Blue Pearlの詳細については、www.bluepearlsoftware.comをご覧ください。

ご質問やご要望はこちらへ