〒225-0011 神奈川県横浜市青葉区あざみ野2-9-22 あざみ野ゆうビル305

SmartDVがSmartConfテストベンチ・ジェネレータを発表

さまざまな検証言語・メソドロジに対応した手書きテストベンチを自動化

カリフォルニア州サンノゼ–2020年10月6日–設計・検証向け知的財産(IP)において、高い実績と信頼を誇るSmartDV™ Technologiesは、既存の検証IP群向けに無償で使用可能なSmartConfテストベンチ・ジェネレータを発表しました。

SmartDVのマネージング・ダイレクタDeepak Kumar Talaのコメント:

“手書きでテストベンチを作成することは、時間が掛かる上にエラーが発生しやすい作業です。SmartConfはユーザが設定したコンフィグレーションに従ってテストベンチを自動生成します。さまざまな検証のタイプやプラットフォームに対応したテストベンチ・ファイルを自動生成することで、検証エンジニアの負担を軽くするとともにテストベンチの開発期間を短縮することができます。“

検証エンジニアは作成したいテストベンチの情報を、SmartConfのGUI上から設定します。本ツールは設定された情報に従って、ユーザによって選択された言語とメソドロジに対応したテストベンチを自動生成します。生成されたテストベンチはすぐに使用可能です。または必要に応じて編集することもできます。

SmartConfは、様々な業界標準の言語でテストベンチを生成します。またVerilog、SystemVerilog、SystemC、UVMなどのメソドロジをサポートしています。

SmartConfはSmartDVが提供しているシミュレーション向け検証IP、エミュレータまたはFPGA上で動作する、SoCのテストを加速するための合成可能なトランザクタや、ポストシリコン検証IPで利用可能です。

ツールは、IPリスト、設定および構成、スコアボード/テストと実行条件等をセーブ・リロードするためのGUIを備えています。またコマンドラインでの制御も可能です。

また、SmartDVのViPDebug™(ビジュアル・プロトコル・デバッガ)と直接リンクされており、全体的な検証とデバッグ作業を合理化します。SmartDV ViPDebugはあらゆる検証環境やプロトコルに対応しており、デバッグ作業に必要な情報とトレーサビリティといった機能を単一のウィンドウに統合的に可視化します。

SmartConfは、Smart DVが提供している幅広い検証IPとシームレスに連携します。

SmartDVに関して

SmartDV™ Technologiesは、250人以上の経験豊富なASICおよびSoC設計・検証エンジニアによる最高の顧客サービスを提供しており、デザインIPおよび検証IPにおける高い実績と信頼をもっています。SmartDVは、シミュレーション、エミュレーション、フィールド・プログラマブル・ゲート・アレイ(FPGA)プロトタイピング、ポスト・シリコン検証、フォーマル・プロパティ検証、RISC-V CPU検証のための、高品質な標準プロトコル・デザインIPおよび検証IPを提供しています。デザイン・検証用IPソリューションは、お客様の特定のデザイン・ニーズに合わせて迅速にカスタマイズすることができます。その結果、世界中のエレクトロニクス業界で数百ものネットワーキング、ストレージ、オートモーティブ、バス、MIPI、ディスプレイ・チップ・プロジェクトで使用されている、実績と信頼のある設計・検証用IPが誕生しました。SmartDVはインドのバンガロールに本社を置き、米国本社はカリフォルニア州サンノゼにあります。

SmartDVのURL:

Website: www.Smart-DV.com

本製品の詳細に関しては下記までお問い合わせください。

    会社名 (必須)
    例:株式会社ネクストリーム

    部署名 (必須)
    例:営業部 営業課

    お名前 (必須)
    例:山田 花子

    メールアドレス (必須)
    例:salles@nextream.bz

    電話
    例:045-123-4567

    ご関心のある製品 (必須)

    お問い合わせ内容

     確認ページはございません。内容をご確認の上チェックを入れてください