参加登録フォーム

セミナ参加者の定員は80名とさせていただいております。
定員を超えた場合は抽選にて選考させていただきますのであらかじめご承知ください。
また、セミナと関係ないと思われる方はお断りさせていただく場合もございますのでご了承ください。

    会社名

    部署名

    役職

    氏名

    Email

    Email(確認)

    郵便番号


    ※郵便番号を入力すると住所が自動で表示されます。

    住所

    建物名・部屋番号など

    電話番号

    (1)レセプションパーティーに参加されますか?

    (2)ランチの提供を希望されますか?

    (3)職務内容

    (4)今後必要となりそうな検証IP

    (5)ご関心のあるデザインIP

    (6)MBD上で開発されたアルゴリズムの処理時間の事前予測は重要ですか?

    (7)アナログIP (ADC, DAC, AFE)を用いたアナログチップの開発予定がありますか?

    (8)現在HDLやSytemVerilog、UVM開発に使用されているエディタへの満足度

    (9)リントツールの導入状況

    (10)CDCの導入状況

    (11)あなたのSoC設計には機械学習/AIアクセラレータが必要ですか?

    (12)アクセラレータ/NPUベンダーの評価を予定されていますか、予定されている場合いつ頃開始予定ですか?

    開始予定:

    (13)いつ頃NPUベンダーを選定する予定ですか?

    選定予定:

    (14)NPUアクセラレータにはどの程度の性能が必要ですか?

    TOP数:

    (15)eFPGAにご関心がありますか?

    (16)AIのモデルからMPU, GPU, DSP, NPU向けのコードを自動生成するためのソリューションにご関心がありますか。

    (17)レジスタ管理(エクセル、ワード等で管理されているレジスタ情報の管理)とレジスタ情報からRTL, C, ドキュメントを自動生成するソリューションにご関心がありますか。

    (18)ARM向けに開発されたコードを、実ARMコア上で、実機より高速に動作させられる仮想技術にご関心がありますか。

    • 「」は必須項目です。

    • ご記入いただきましたメールアドレス宛に確認のメールが送信されます。


    「個人情報の取り扱いについて」