]

SLX FPGA 概要紹介

C/C++のソースコード解析機能によって HLSを最大限に活かすSLX FPGAの紹介 ~ 楽ちん解析機能を使って、設計期間を大幅短縮 ~

HLS を用いた高位設計においては、ポインタなどの非ハードウェア的な要素を多く持ったソースコードをベースに設計を開始することが多くあります。その際に、RTL設計の様に全てのコンテキストを把握して、設計仕様書を起こし、それから合成し、リファクタリングを行うという手順を取ると、高位設計のメリットである設計生産性を失います。SLX FPGA は、非ハードウェア的なソースコードをそのまま読み込み、解析し、ソースコードの現状とHLS実行時の問題点を報告します。設計者は、GUIを使って関数、変数の相関、HLSの阻害要因などに容易に到達できることで、設計の本質でない文字・ファイルの追跡や、冗長なリファクタリング作業を除去することができます。これにより、設計対象の改善の検討への集中と設計期間の短縮が両立できます。

Silexica Japan 株式会社 大嶋 和泰氏
Silexica Japan 株式会社
Senior FAE
大嶋 和泰