カテゴリー: ニュース

仕様の自動化における課題として、以下のような項目が挙げられます。 ・膨大で複雑なコントロールレジスタとステータスレジスタのセットの設計・クロック・ドメイン・クロッシングの適切な処理・標準規格に準拠したブロックのための堅牢…
続きを読む

エレクトロニック・デザイン・オートメーション（EDA）の技術革新の中で、UVM（Universal Verification Methodology）以上のインパクトを与えたものはないでしょう。何十年もの間、設計者中心の…
続きを読む

システム・オン・チップ（SoC）の開発では再利用性が非常に重要です。なぜなら、10億ゲート以上の回路をゼロから設計・検証する余裕のあるチームはないからです。この傾向は今後も変わらないと思われます。そのため様々な種類の設計…
続きを読む

～ザイリンクス社の顧客が、ザイリンクス社FPGAに準拠したSmartDVのデザインIPを、パートナ･プログラムを通じて利用可能に～ カリフォルニア州サンノゼ、2021年6月17日： 設計・検証用IP（知的財産）(IP) …
続きを読む

米国カリフォルニア州サンノゼ — 2021年5月4日 – デザイン・検証用IP（知的財産）の先端企業であるSmartDV™テクノロジーズ（本社：米国カリフォルニア州サンノゼ）は、プロトコルのデバ…
続きを読む

サンタクララ, カリフォルニア‐2021年1月12日： Blue Pearl Softwareは、住友重機械工業株式会社（SHI）が 、同社の先進的なFPGAおよびASICデザインのクロック・ドメイン・クロッシングのサイ…
続きを読む

カリフォルニア州サンノゼ – 2021年1月11日 – Silexica (silexica.com)は、FPGAデザインにおける高位合成（HLS）の採用を拡大するため、SLX FPGA 2020…
続きを読む

カリフォルニア州サンタクララ発 – 2020年12月4日 – Blue Pearl Softwareは、無線通信、FPGA/SoC設計・検証サービスを提供するCMエンジニアリング株式会社とのコラボ…
続きを読む

― 非同期問題にお悩みの方、是非CDC Analysisの効果をご体験下さい ― ■概要：・お客様からお預かりした回路情報（RTL、各種資料一式）を基に、CDC Analysisを用いてCDC検証を実施し、結果をレポート…
続きを読む

さまざまな検証言語・メソドロジに対応した手書きテストベンチを自動化 カリフォルニア州サンノゼ–2020年10月6日–設計・検証向け知的財産（IP）において、高い実績と信頼を誇るSmartDV&#x…
続きを読む