〒225-0011 神奈川県横浜市青葉区あざみ野2-9-22 あざみ野ゆうビル305
inquiry@nextream.bz

ブログ・ニュース

Vtool社がビジュアル・デバッグ・プラットフォーム”Cogita”の新バージョンをリリース

スマート検証ツールを提供しているVtool社は、ビジュアル・デバッグ・プラットフォーム”Cogita”の最新版をリリースし、日本をはじめ世界中での販売を開始したことを発表しました。ASIC検証で使用されているCogita…
続きを読む

AgnisysのIDS-Next Gen (IDS-NG™)を用いた仕様の自動化ソリューションと、SLIP-Gを用いたカスタマイズ可能なデザインIPの自動生成

仕様の自動化における課題として、以下のような項目が挙げられます。 ・膨大で複雑なコントロールレジスタとステータスレジスタのセットの設計・クロック・ドメイン・クロッシングの適切な処理・標準規格に準拠したブロックのための堅牢…
続きを読む

Agnisysが提供するUVM向けソリューション

エレクトロニック・デザイン・オートメーション(EDA)の技術革新の中で、UVM(Universal Verification Methodology)以上のインパクトを与えたものはないでしょう。何十年もの間、設計者中心の…
続きを読む

Standard Library of IP Generators(SLIP-G™)の紹介

システム・オン・チップ(SoC)の開発では再利用性が非常に重要です。なぜなら、10億ゲート以上の回路をゼロから設計・検証する余裕のあるチームはないからです。この傾向は今後も変わらないと思われます。そのため様々な種類の設計…
続きを読む

SmartDVが、ザイリンクスのパートナープログラムに参加

~ザイリンクス社の顧客が、ザイリンクス社FPGAに準拠したSmartDVのデザインIPを、パートナ・プログラムを通じて利用可能に~ カリフォルニア州サンノゼ、2021年6月17日: 設計・検証用IP(知的財産)(IP) …
続きを読む

SmartDVが豊富な検証用IPに対応した自動化ツール・スイートを発表生産性を向上させ、煩雑でエラーの多い手作業を排除

米国カリフォルニア州サンノゼ — 2021年5月4日 – デザイン・検証用IP(知的財産)の先端企業であるSmartDV™テクノロジーズ(本社:米国カリフォルニア州サンノゼ)は、プロトコルのデバ…
続きを読む

DSF2020に出展&講演いたしました!

2021年2月12日(金)のDesign Solution Forumにて弊社ネクストリームは現地での出展及びFPGAトラックにて下記の4つの講演を行わせていただきました。沢山のご登録、ご参加いただき有難うございました。…
続きを読む

住友重機械工業株式会社 がBule PearlのVisual Verification Suite CDCをクロック・ドメイン・クロッシングのサインオフ向けに採用

サンタクララ, カリフォルニア‐2021年1月12日: Blue Pearl Softwareは、住友重機械工業株式会社(SHI)が 、同社の先進的なFPGAおよびASICデザインのクロック・ドメイン・クロッシングのサイ…
続きを読む

Silexicaがタスク・ベース・フローとSLXプラグインをサポートする、最新バージョン SLX FPGA 2020.4をリリース

カリフォルニア州サンノゼ – 2021年1月11日 – Silexica (silexica.com)は、FPGAデザインにおける高位合成(HLS)の採用を拡大するため、SLX FPGA 2020…
続きを読む

Blue Pearl SoftwareとCMエンジニアリングが FPGA/SoC設計品質の向上に向けて協業

カリフォルニア州サンタクララ発 – 2020年12月4日 – Blue Pearl Softwareは、無線通信、FPGA/SoC設計・検証サービスを提供するCMエンジニアリング株式会社とのコラボ…
続きを読む