システム・オン・チップ（SoC）の開発では再利用性が非常に重要です。なぜなら、10億ゲート以上の回路をゼロから設計・検証する余裕のあるチームはないからです。この傾向は今後も変わらないと思われます。そのため様々な種類の設計・検証用IP、特に業界標準を実装したIPには大きな関心が寄せられています。Agnisysではお客様のご要望に応えるために、SLIP-Gの拡充に力を注いでいます。
Agnisysが提供しているSLIP-Gは固定のIPブロックのジェネレータではなく、IPジェネレータのライブラリです。すなわち或るIPを生成する際に、予め用意されているパラメータを変更することで、所望のIPを生成できるという機能です。
これは、SoCを使用するアプリケーションの多様性や、これらの複雑なチップを構築するために使用されるテクノロジ（FPGA、ASIC、フルカスタム）の組み合わせを考慮すると、不可欠なことです。すべてのプロジェクトにおいて、IPに対する独自の要件があり、機能の選択は、速度、面積、電力のトレードオフから生じることがよくあります。これらのニーズを満たすことができるのは、世代を超えたソリューションだけです。また、設計者が生成されたRTLコードをマニュアルで編集したくならないように、各種オプションやカスタマイズ可能な機能がジェネレータに組み込まれていなければなりません。
SLIP-Gは、IPのRTLコードを生成し、ユーザが設計した回路と統合され、完全なSoCを組み上げます。AgnisysのSoC Enterprise™（SoC-E）は、このプロセスを自動化し、SLIP-Gとシームレスに連携します。しかし、SLIP-Gが提供するのはデザイン・データだけではありません。SLIP-Gは、すべてのIPについて、検証テストベンチを構築するためのUVM（Universal Verification Methodology）モデルと、選択したブロックのレジスタを初期化および設定するためのプログラミング・シーケンスを生成します。さらに、そのIPブロックにアクセスするファームウェアやドライバーを開発するためのC/C++シーケンスのアプリケーション・プログラミング・インタフェース（API）も生成します。
最後に、SoCのエンドユーザに提供するのに十分な専門的なドキュメントを作成します。SLIP-Gは、ハードウェア設計者、検証チーム、ソフトウェア開発者、テクニカルライターなど、SoCの開発に関わるすべてのチームを支援します。Agnisysは、標準規格に準拠したIPを提供するために高い基準を設けており、ライブラリの拡大と伴に、すべてのIPに対して同じ品質と柔軟性を提供し続けています。
SLIP-Gは2020年のリリース時は、GPIO（General Purpose Input/Output）、I2C、タイマー、PIC（Programmable Interrupt Controller）の4つのIPブロックのみサポートしていました。これらのIPは、ユーザの多様な要求に応えるために、多くの部分がカスタマイズ可能です今年はこれまでに、さらにDMA（Direct Memory Access）、SPI（Serial Peripheral Interface）、PWM（Pulse Width Modulation）、AES（Advanced Encryption Standard）の４つのIPを追加しました。これらのIPをSLIP-Gで生成する際には、数多くのオプションが用意されています。
DMAは、SoCのサブシステムが中央処理装置（CPU）から独立してメインシステムメモリにアクセスすることを可能にします。これにより、CPUは単にデータを移動させるのではなく、重要な計算処理を行うことができます。AgnisysのDMA IPは、2つのマスターと4つのチャネルを持ち、チャネル間のラウンドロビン・アービトレーションを内蔵しています。メモリからペリフェラルへの転送、ペリフェラルからメモリへの転送、ペリフェラルからペリフェラルへの転送、メモリからメモリへの転送に対応しています。また、チャネル数の設定が可能で、ステータスや診断のための割り込みコントローラも搭載しています。
SPIは、短距離通信に使用される同期式シリアル・インタフェースの仕様です。CPUはSPIレジスタを使用してIPブロックをプログラムし、トランザクションを開始します。データ長、コマンド長、アドレス長のすべてが設定可能です。また、割り込みをイネーブルで発生させるか、マスクで発生させるかなどのオプションもあります。
PWMとは、出力信号を変調することで、デジタル出力を持つアナログ機器を制御する方法です。可変速モーター、調光可能な照明、アクチュエータ、スピーカーなどのアナログデバイスをプロセッサで駆動する際の主要な手段の一つです。AgnisysのPWM IPブロックの特長は以下の通りです。
・PWM出力信号の数をカスタマイズ可能
・外部ソースの数をカスタマイズ可能
・システムクロックよりも遅いクロックでPWM信号を生成するためのプリスケーラ・レジスタ
・コントロールレジスタの幅をカスタマイズ可能
・ブロックをプログラムするための標準API
AESは、機密性の高い電子データを暗号化・復号化するための規格で、ハードウェアとソフトウェアの両方に適用されます。3種類の異なる鍵サイズ（128、192、256ビット）を扱うことができ、128ビットのブロックサイズをサポートしています。Agnisysでは、128ビットの鍵と128ビットのブロックをサポートしています。IP生成時に、鍵の値を入力信号でブロックに与えるか、RTLコードで定義するかをユーザが選択できます。後者の場合は、ユーザが鍵の値を指定します。また、ブロックを暗号化するか復号化するかなどのカスタマイズも可能です。
また、SLIP-Gでは、既存のレジスタへのフィールドの追加、レジスタの追加、IPへのロジックの追加、IPブロック内のイベントへの依存関係の設定など、ユーザによるカスタマイズが可能です。SLIP-Gは、ユーザの要望に応じて新しいオプションを追加し、ライブラリを増やし続けています。最近では、MIPI（Mobile Industry Processor Interface）アライアンスに参加し、MIPIベースのIPの開発を検討しています。MIPIの利用は、カメラ、ディスプレイ、電源管理など多岐に渡っており高い関心が寄せられています。