米国カリフォルニア州サンノゼ — 2021年5月4日 – デザイン・検証用IP（知的財産）の先端企業であるSmartDV™テクノロジーズ（本社：米国カリフォルニア州サンノゼ）は、プロトコルのデバッグとテストベンチの生成を自動化することで、面倒かつエラーを起こしやすい手作業を排除し、生産性を向上させる自動化ツール・スイートを発表しました。
本ツール・スイートには、プロトコル違反を視覚的および表形式を用いて自動的に特定するツール「SmartViP Debug™」と、「SmartTestBench™」が含まれます。SmartTestBenchは、グラフィカル・ユーザー・インターフェース、またはテキスト・ファイルによるテストベンチ・ファイルの作成を自動化し、さまざまな検証シナリオをサポートします。
SmartDVのManaging DirectorであるDeepak Kumar Tala氏のコメント：
「プロトコル違反の検出、デバッグ、修正は、検証フローのにおいて重要な作業です。テストベンチを手作業で開発することは面倒な作業であると同時に、しばしばエラーを引き起こします。このような理由から、SmartDVの自動化ツール・スイートが当社の製品として追加されることは、お客様にとってとても重要だと考えています。」
SmartViP Debugは、すべての業界標準の波形ビューアで動作し、すべての業界標準のプロトコルをサポートするプロファイル・ベースのアーキテクチャを採用しています。ビジュアルと表形式の表示により、波形ビューでプロトコル違反をハイライトしながら、適切なプロトコルの動作を表示するため、プロトコルの専門家でなくても迅速なトラブルシューティングが可能です。また、シミュレーション、エミュレーション、SystemCなど、複数の検証環境に対応しています。
SmartTestBenchは、様々な検証シナリオをサポートするテストベンチ・ファイル作成を自動化します。これらのシナリオにはSystemCおよびトランザクション・レベル・モデリング（TLM）、UVM、OVM、SystemVerilogおよびSystemCの検証用IP、フォーマル検証に使用するアサーションIP、SimXL™、エミュレータおよびFPGAプロトタイプ用の合成可能なトランザクタ・ベースのアクセラレーション、ポスト・シリコン検証などが含まれます。
SmartTestBenchは、直感的なGUI（グラフィカル・ユーザー・インタフェース）により、プロトコルの追加、プロトコルやIPの選択、プロトコルやIPごとのテストベンチの設定を視覚的に行うことができ、テストベンチの作成プロセスを自動化します。
またテキスト・ファイル入力によるテストベンチ作成プロセスをサポートしており、SmartViP Debugに直接接続することで、テストベンチ作成プロセス中にビジュアル化された環境を用いてデバッグを行うことができ、手動でテストベンチ・ファイルを検索するよりも高速で効率的なアプローチが可能です。ユーザの設計構成要件に合わせてカスタマイズすることができますので、テストベンチ作成プロセスを高速化し、より高品質なテストベンチを作成することができます。
自動化ツール・スイートは、SmartDVのVIPをご利用いただいているお客様に対して無償提供されます。データシートや詳しい情報をご希望の方は以下よりご連絡ください。
SmartDVについて：
SmartDV™テクノロジーは、デザイン・検証用IP（知的財産）において最大のポートフォリオを提供しており、半導体企業トップ10社のうち7社、家電メーカー最大手4社を含む世界中の200社以上のお客様にご利用いただいています。モバイルと5G、ネットワークとSoC、自動車とシリアルバス、ストレージ、ビデオ、防衛と航空宇宙など、多様な市場セグメントとプロトコルをサポートしています。600以上の製品を擁するSmartDVは、シミュレーション、エミュレーション、フォーマルおよびポストシリコン・バリデーション、メモリモデルに使用するデザインIPと検証IPで設計フローをカバーしています。250人以上の経験豊富なASICおよびSoCの設計・検証エンジニアによる最高のカスタマ・サポート、グローバルな拠点と各地の営業所を擁するSmartDVの技術サポートは、24時間365日体制で行われています。SmartDVは、インドのバンガロールに本社を置き、米国本社はカリフォルニア州サンノゼにあります。