カリフォルニア州サンノゼ – 2021年1月11日 – Silexica (silexica.com)は、FPGAデザインにおける高位合成（HLS）の採用を拡大するため、SLX FPGA 2020.4をリリースしました。本バージョンでは、HLSユーザがデザイン・フローを通じて最初から最後まで使用可能な、インタラクティブなタスク・ベース・フローが新たに追加されました。タスク・ベース・フローでは、フローの各ステップにおいて推奨される次のステップと、関連する解析結果が提供されます。さらに、SLX FPGA 2020.4にはプロファイリング機能の最適化が組み込まれており、設計者はFPGAに実装した場合とCPU上で動作させた場合の実行コストを理解することで、ボトルネックを迅速に特定し市場投入までの期間を短縮できます。
Silexica プロダクトVP Jordon Inkelesのコメント：
「SLX FPGA 2020.4は、ソフトウェア開発とFPGA設計の間のギャップを埋めるための重要な一歩となります。SLX FPGA 2020.4には、ユーザビリティの大幅な改善が含まれており、設計者はより短い時間でより良い結果を得ることができます。またユーザに対してHLSフローの深い洞察とガイダンスを提供することで、HLS採用の障壁を低くします。」
SLX FPGA 2020.4 には、 ザイリンクス社のVitis Unified Software Platform の機能を拡張する、市場初のSLX プラグインも含まれています。SLXプラグインは、ソフトウェア開発者によるFPGAの活用を拡大できるように設計されており、HLSを使用してFPGAを設計する際に、新しいプラグマやコンパイラの最適化を追加することができます。SLX FPGA がもつ自動プラグマ挿入機能と、新しいプラグマを提供する SLXプラグインを組み合わせることで、C/C++ で記述された仕様から、性能と面積が最適化された高いレベルのハードウェアを実現できます。
SLX FPGA 2020.4の新機能と強化点：
– HLSベースのFPGA設計を加速するために、新規開発されたインタラクティブなタスク・ベース・フローを提供
– 設計者がボトルネックを迅速に特定し除去することが可能な、プロファイリング機能の改善
– SLX プラグインのサポートにより、新規プラグマやコンパイラの最適化を自動挿入
– 多次元アレイのサポートによる、パフォーマンスの向上
– ザイリンクス社のVitis HLS コンパイラと、新規Vitis HLSインポータをサポート
– ザイリンクス社のVersal Adaptive Compute Acceleration Platform をサポート
SLX FPGA でHLS の課題を克服：
HLSを利用するためには、 設計プロセスにおいて考慮し、克服しなければならない課題があります。SLX FPGAは、合成不可能なC/C++コード、ハードウェアを意識していないC/C++コード、アプリケーションにおける並列性の検出、プラグマの挿入個所など、HLS設計フローに関連する課題に取り組んでおり、設計者がC/C++で記述されたソース・コードをHLS向けに変更・最適化する作業を手助けします。
Silexicaについて：
Silexicaはテクノロジ企業が革新的なIPや、インテリジェントな製品をコンセプトから開発するためのソフトウェア・ツールを提供しています。SLXはソフトウェアの解析と、実行時の挙動対する洞察を可能にし、ソフトウェアからアプリケーションに特化したハードウェアへの移行を加速させます。
2014年に設立されたSilexicaは、ドイツに本社を置き、米国と日本にオフィスを構えています。自動車、ロボット、無線通信、航空宇宙、金融業界の革新的な企業にサービスを提供しており、国際的な投資家から2800万ドルの資金調達を受けています。
SLX FPGAのデモや評価を希望されるお客様は下記までご連絡ください。