新規MIPI仕様に準拠した検証/デザイン、合成可能なトランザクタ、ポストシリコン検証、SystemCの TLMとサイクル精度モデルといった一連のIPポートフォリオをリリースしました。
カリフォルニア州サンノゼ 2020年2月12日：
SmartDVはMIPI I3C® v1.1の新規格に準拠した全てのIPをリリースしたことを発表しました。
MIPI I3C® v1.1ユーティリティおよび制御バスはスマートフォン、ウェアラブル、高性能サーバ、自動車のアプリケーション開発の統合を簡素化し、費用対効果を向上させるために開発された仕様です。
SmartDVは最新のMIPI I3C v1.1仕様に準拠した、検証/デザインIP、エミュレータおよびFPGAのプロトタイプ向け合成可能なトランザクタ、ポストシリコン検証、SystemCのトランザクション・レベル・モデル(TLM)とサイクル精度モデルの一連のポートフォリオの提供を開始しました。
また、SmartDVはMIPI I3C ホスト・コントローラ・インタフェース (HCI) 1.1 ドラフト仕様の検証用 IPと、マスタのデザインIPもリリースしました。
SmartDVの会長 Deepak Kumar Talaのコメント：
「MIPI I3C v1.1インタフェースは、モバイル、オートモーティブ、高性能コンピューティングといった広範囲なデザインに対してメリットをもたらすアップデートです。
異なるタイプの複数のセンサーからの入力と、小さなフットプリントを統合する柔軟性によって、MIPI I3C v1.1は、新しいアプリケーションと幅広いユースケースの実現を約束します。当社のIPポートフォリオはこれらの機能をサポートしており、設計と検証の両方の課題を満たすことで、市場投入までの時間を短縮します。」
SmartDVの高品質なMIPI I3C 1.1 IPポートフォリオは、費用対効果、再利用性が高く、相互運用が容易です。またSystemVerilogやSystemCといったHVL（ハードウェア検証言語）に対応しているため、標準インタフェースにおいて容易に再利用可能です。
使い方やデバッグ方法はとてもシンプルです。各コンポーネントには、高度なコマンド、コンフィグレーション、およびステータス情報のためのインタフェースが付属されています。また各IPは、特定のニーズに合わせてカスタマイズすることも可能です。
1月15日にMIPIアライアンスによって発表されたMIPI I3C v1.1は、拡張可能で、中程度の速度を実現し、ペリフェラルとアプリケーション・プロセッサを接続するためのユーティリティと制御バスを提供し、効率的な統合および費用対効果の改善を実現します。他のバス規格と比較して、より少ないピン数で、PCBの面積を最小にすることにより、MIPI I3Cではメカ、モーション、バイオメトリック、環境及びあらゆるタイプのセンサーを統合します。
データシートまたは詳細情報、デモンストレーションのご要望、価格のご相談等ございましたら、下記までお気兼ねなくご連絡ください。
ネクストリーム営業部：nextream_sales@nextream-local-site-2022-jan.local
SmartDVについて
デザインIPと検証IPにおいて豊富な実績と高い信頼性をもつSmartDV™テクノロジは、250名を超えるASIC、SoC向け設計・検証エンジニアによる、最高の顧客サービスを提供しています。SmartDVはシミュレーション、エミュレーション、FPGAプロトタイピング、ポストシリコン・バリデーション、フォーマル検証、およびRISC-V CPU検証向けに、高品質な標準プロトコル準拠のデザイン/検証IPを提供しています。またこれらのデザイン/検証IPは、顧客のデザイン向けに迅速にカスタマイズ可能です。
豊富な実績と高い信頼性をもつデザイン/検証IPはネットワーク、ストレージ、自動車、バス、MIPIおよびディスプレイチップ・プロジェクト等、グローバルなエレクトロニクス業界において数百件もの実績があります。
SmartDVの本社所在地はインドのバンガロール、および米国カリフォルニア州サンノゼです。